移动设备(一般不具备很大数据带宽，但配备小型电池)视频功能重要性的不断增加正在创造对视频编解码器硬件的需求，这些硬件能够以高压缩率和很低功耗方式进行工作。

　　视频编解码器件新创公司Mobilygen的总裁兼首席执行官Joseph Perl认为，与此同时，还有一个趋势正在彻底影响着业内的高级系统设计师，那就是MPEG-4向H.264压缩格式的转变。Mobilygen的行销副总裁Steve Musallam表示，有两大因素正在推动着这场变迁。第一个是移动设备要求低比特率下也能显示更为清晰的图像；第二个就是MPEG-4标准机构征收许可费用所引起的不满情绪。Musallam指出，这种利益关系使得一些公司脱离MPEG阵营转而投向H.264开发者的怀抱。


图1: Mobilygen针对H.264的编解码芯片


　　对Mobilygen而言这可是个好消息。Mobilygen公司多年来一直在进行H.264的开发，起初研究架构，现在开发芯片。目前公司已经推出了MG 1264芯片来完成H.264 VGA工作，可以在掌上电脑功耗级别上进行每秒30帧的编解码。此外，该芯片还支持一个双通道AAC音频编解码器。

　　“如果查阅H.264标准中对一个宏模块编码的所有不同模式，你会发现有接近一千种的可能，”Musallam表示，“为了获得最好的可能比特率，常规的编码器会一个接一个地尝试所有模式或者它们的固定子集，最后选用一个比特率与绝对误差之和的最佳组合。”

　　Mobilygen的成名之作是一个可以在一开始减小工作负荷，而在随后以最低功耗完成剩余工作的架构。“这个架构的每一步都困难重重，而这也正是入门的障碍。”Musallam声称。

　　第一个步骤发生在片上视频预处理器内部。输入的视频数据经滤波消除噪音，从而减小带宽。在数字滤波过程，预处理器还会收集关于图像的统计信息。统计信息随后会进行启发式分析，以确定在宏模块上进行哪些压缩模式尝试。“我们最终做到让每个宏模块平均尝试10种压缩模式，”Perl表示，“而一般编码器会尝试上百次。”

　　一旦视频数据流离开预处理器，就会进入一个专门进行压缩或解压缩过程的架构。这个架构包含三个基本元件。

　　第一个是排序器，引导各个宏模块通过处理单元。内核并非一定要选用ARM 9，而是采用了具有硬件多线程和单周期上下文切换的专有控制处理器。现有芯片上的排序器版本支持14个并发线程，每个线程都有自己的寄存器组。

　　第二个基本元件是硬件模块集合器，它完成运动估计、整数变换和其它繁重的H.264运算工作。在排序器的控制下，这些数据驱动的数字处理器能够直接互连。它们不采用从主内存提取数据的方法，而是利用局部片上存储器将宏模块直接在功能块中进行传递，直到该宏模块处理完为止。当一组数据到达后，功能块就开始执行操作；操作完成后，功能块就关闭。“这个体系非常有效，所以我们可以用大约40MHz的多个FPGA实时运行30帧/s的VGA编码器，”Perl表示。

　　最后一个元件是一个复杂的SDRAM控制器，它完成排队和重新定序操作以便最小化芯片本身及其外部的8MB SDRAM功耗。此处多线程功能变得十分重要。通过迅速切换线程，该控制处理器可以使芯片在等待SDRAM数据交换时保持活跃状态，而这种数据交换可以被推迟以提高总线或DRAM效率。

　　在仿真中，该芯片在完成每秒30帧的VGA H.264编码时消耗的功率不到300毫瓦，在完成解码时消耗的功率不到20毫瓦。芯片近期已经出带，采用了130纳米的TSMC CMOS工艺。Mobilygen表示，该芯片的头两个客户已经在用该公司基于FPGA的原型板进行开发。


(DVOL本文转自：中国DV传媒 http://www.dvol.cn)